VARIATIONS OF OPERATIONAL AMPLIFIER FREQUENCY PARAMETERS DEPENDING ON RANDOM DEVIATIONS OF THE 16NM TECHNOLOGICAL PROCESS TRANSISTORS

Рубрика конференции: Секция 14. Технические науки
DOI статьи: 10.32743/NetherlandsConf.2021.4.6.261947
Библиографическое описание
Gevorgyan V.S. VARIATIONS OF OPERATIONAL AMPLIFIER FREQUENCY PARAMETERS DEPENDING ON RANDOM DEVIATIONS OF THE 16NM TECHNOLOGICAL PROCESS TRANSISTORS// Proceedings of the V-VI International Multidisciplinary Conference «Innovations and Tendencies of State-of-Art Science». Mijnbestseller Nederland, Rotterdam, Nederland. 2021. DOI:10.32743/NetherlandsConf.2021.4.6.261947

VARIATIONS OF OPERATIONAL AMPLIFIER FREQUENCY PARAMETERS DEPENDING ON RANDOM DEVIATIONS OF THE 16NM TECHNOLOGICAL PROCESS TRANSISTORS

 

Vazgen Gevorgyan

Masters student, National Polytechnical University of Armenia,

Armenia, Yerevan

 

ИЗМЕНЕНИЕ ЧАСТОТНЫХ ПАРАМЕТРОВ ОПЕРАЦИОННОГО УСИЛИТЕЛЯ В ЗАВИСИМОСТИ ОТ СЛУЧАЙНЫХ ОТКЛОНЕНИЙ ТРАНЗИСТОРОВ 16НМ ТЕХНОЛОГИЧЕСКОГО ПРОЦЕССА

 

Геворгян Вазген Семенович

магистрант, Национальный Политехнический Университет Армении,

Армения, г. Ереван

 

АННОТАЦИЯ

В статье преведены количественные значения изменений в частотных параметрах складного каскодного операционного усилителя в зависимости от случайных отклонений транзисторов технологического процесса. Целевая сигма отклонений равна 4.5. Схема сконструирована 16 нм технологическим процессом и смоделирована для типового, быстрого и медленного процесса.

 

Ключевые слова: операционный усилитель, случайные отклонения, QQ график.

 

Введение

Интегральные схемы в настоящее время активно масштабируются, и количество элементов на единицу площади увеличивается. В современных технологических процессах длина канала транзистора достигает 3 нанометров. С уменьшением технологий отклонения технологического процесса в производстве, в процентном соотнoшении увеличиваются. Проблема очень актуальна и в моделированиях интегральных схем и ее частей необходимо учесть отклонения параметров транзисторов, чтобы получить более точные и правдоподобные результаты [1,2]. Эта проблема наиболее выражена в операционных усилителях, поскольку сходство двух дифференциальных ветвей критично для его правильной работы. Несходства в этих двух ветвях, по причине случайных отклонений технологического процесса, могут привести к достаточно большой деградации выходного сигнала и рабочих параметров [3,4].

Разработка операционного усилителя

Разработан складной каскодный операционный усилитель с P-МОП входами. Схема усилителя приведена на изображении 1. Этот тип операционных усилителей обеспечивает широкий диапазон выходного напряжения и высокий коэффициент усиления. Все напряжения смещения для транзисторов сгенерированы зеркалами тока, с одного входного источника тока (Iref). Усилитель разработан и откалиброван при выходной нагрузке в 5пФ.

 

Изображение 1. Схема складного каскодного операционного усилителя

 

Для определения основных рабочих параметров операционного усилителя был проведен АС анализ. Для АС анализа используется схема с обратной связью, с резистором и емкостью, приведенная на изображении 2.

 

Изображение 2. Схема подключения усилителя для АС анализа

 

Опорный источник напряжения подключен к положительному входу операционного усилителя. Постоянная составляющая (DC) источника опорного напряжения подключена к входу Vcm, а переменная составляющая (AC) величина равна 1 единице напряжения. Величины емкости и сопротивления, подключенных обратной связью, должны быть достаточно большими, чтобы отфильтровать переменную составляющую выходного сигнала. АС анализ выполняется от 1 Гц до 20 ГГц, по 100 измерений на декаду.

Схема сконструирована из элементов 16нм технологического процесса, транзисторами с толстым оксидом, смоделирована программным обеспечением HSPICE [5]. Схема проверена для типового случая, а также для двух худших случаев. Входные параметры для моделирования приведены в таблице 1.

Таблица 1.

Входные параметры для моделирования

Процесс

Напряжение питания

Температура

Входной ток Iref

Опорное напряжение Vcm

tt

1.8 B

25 °C

20 мкА

0.95 В

ff

1.98 B (+10%)

125 °C

20 мкА

0.95 В

ss

1.62 B (-10%)

-40 °C

20 мкА

0.95 В

 

Результаты моделирований

Приведены результаты регулярного АС анализа без отклонений, откалиброванного операционного усилителя.

 

Изображение 3. Результаты моделирования без отклонений

 

Для расчета отклонений были использованы модели транзисторов со случайными отклонениями. Для каждого ряда входных параметров были совершены 300 моделирований. Целевая сигма равна 4.5.

 

a)

 

б)

 

в)

 

г)

Изображение 4. QQ графики частотных параметров

 

На изображении 4 представлены QQ графики, которые показывают насколько: а) коэффициент усиления, б) фазовый запас, в) частотный диапазон, г) частота при 0дБ усилении операционного усилителя отклонялись во время моделирований.

В таблице 2 показаны полученные параметры без отклонений, и минимальное и максимальное значение параметра при случайных отклонениях, в пределах 4.5 сигма, для типового, быстрого и медленного процесса.

Таблица 2.

Результаты моделирований

Парамeтр

Без отклонений

С отклонениями

TT

FF

SS

TT

FF

SS

Мин

Макс

Мин

Макс

Мин

Макс

Koэффицент усиления (gain)

дБ

69.1

67.6

56.8

46.8

83.2

43.8

79.5

41.6

73

Фазовый запас (phase)

°

92.7

92.5

93.1

110

88.3

56.5

106.1

90.7

95.9

Частотный диапазон (gbw)

КГц

759

62.4

372

768

11.5

532

11.3

1911

52.7

Частота при 0 дБ усилении (ugbw)

МГц

217

149

259

257

137

176

64.1

296

225

 

 

Заключение

В ходе моделирований определились количественные значения изменений в частотных параметрах складного каскодного операционного усилителя в зависимости от случайных отклонений транзисторов технологического процесса, при 4.5 целевой сигме. Из полученных результатов видно, что отклонения оказали большее влияние на частотный диапазон.

 

Список литературы:

  1. A. MICHARD, F. CACHO, D. CELESTE and X. FEDERSPIEL, "Global and Local Process Variation Simulations in Design for Reliability approach," 2019 IEEE 25th International Symposium on On-Line Testing and Robust System Design (IOLTS), Rhodes, Greece, 2019, pp. 72-75.
  2. R. Singh, K. Aditya, A. K. Bansal, P. A. Chanawala, T. B. Hook and A. Dixit, "7-nm Nanowire FET process variation modeling using industry standard BSIM-CMG model," 2016 3rd International Conference on Emerging Electronics (ICEE), Mumbai, India, 2016, pp. 1-4.
  3. B. Razavi Design of Analog CMOS Integrated Circuits․ - Second Edition. - McGraw-Hill, 2015. -782 p.
  4. A. S. Sedra, K.C. Smith Microelectronic Circuits. - Oxford University Press, 2014. - 1397p.
  5. Hspice Application Manual, Synopsys Inc. - 2010. - 196p.